2.1.7 AHB peripheral bus

bus นี้เชื่อมต่อ the AHB Peripheral bus of the Cortex®-M7 กับ the BusMatrix. bus นี้ถูกใช้โดย the core เพื่อดำเนินการทุก data accesses ไปยัง peripherals.

เป้าหมายของ bus นี้คือ the AHB1 peripherals รวมถึง the APB peripherals และ the AHB2 peripherals

2.1.4 ITCM bus

bus นี้ถูกใช้โดย the Cortex®-M7 สำหรับ instruction fetches และ data access บน the embedded flash ที่แมปบน ITCM interface และ instruction fetches เฉพาะบน ITCM RAM.

2.1.5 DTCM bus

bus นี้ถูกใช้โดย the Cortex®-M7 สำหรับ data access บน the DTCM RAM. มันยังสามารถถูกใช้สำหรับ instruction fetches อีกด้วย.

2.1.2 AHB/APB bridges (APB)

The two AHB/APB bridges, APB1 and APB2, จัดให้มี full synchronous connections ระหว่าง the AHB and the two APB buses, ช่วยให้การเลือกของ the peripheral frequency ได้อย่างหยืดหยุ่น.

ดูที่ the device datasheets สำหรับรายละเอียดเพิ่มเติมเกี่ยวกับ APB1 and APB2 maximum frequencies,และใน Table 1 สำหรับ the address mapping ของ AHB and APB peripherals.

หลังจากแต่ละ device reset, ทุก peripheral clocks ถูกปิดใช้งาน (ยกเว้นสำหรับ the SRAM, DTCM, ITCM RAM and Flash memory interface). ก่อนการใช้ a peripheral สัญญานนาฬิกาของมันต้องถูกเปิดใช้งานใน the RCC_AHBxENR หรือ RCC_APBxENR register.

Note: เมื่อ a 16- or an 8-bit access ถูกกระทำบน an APB register, the access จะถูกแปลงลงใน a 32-bit access: the bridge
          จะสำเนา the 16- or 8-bit data เพื่อป้อน the 32-bit vector.

The multi AHB bus matrix interconnects:
•   12 bus masters:
     –   3x32-bit AHB bus Cortex®-M7 AXI Master bus 64-bits, ที่แยกเป็น 4 masters ผ่านทาง the AXI to AHB bridge.
     –   1x64-bit AHB bus ที่ต่อไปยัง the embedded flash
     –   Cortex® -M7 AHB Peripherals bus
     –   DMA1 memory bus
     –   DMA2 memory bus
     –   DMA2 peripheral bus
     –   Ethernet DMA bus
     –   USB OTG HS DMA bus
     –   LCD Controller DMA-bus
     –   Chrom-Art Accelerator™ (DMA2D) memory bus
•   Eight bus slaves:
     –   the embedded Flash on AHB bus (for Flash read/write access, for code execution and data access)
     –   Cortex® -M7 AHBS slave interface for DMAs data transfer on DTCM RAM only.
     –   Main internal SRAM1 (240 KB)
     –   Auxiliary internal SRAM2 (16 KB)
     –   AHB1peripherals including AHB to APB bridges and APB peripherals
     –   AHB2 peripherals including AHB to APB bridges and APB peripherals
     –   FMC
     –   Quad SPI