STM32F7 22 Advanced-control timers (TIM1/TIM8)

Started by tha, December 26, 2022, 03:05:39 PM

Previous topic - Next topic

tha

22.4.20 TIMx DMA address for full transfer (TIMx_DMAR)( x = 1, 8 )

Address offset: 0x4C
Reset value: 0x0000 0000



Bits 31:0 DMAB[31:0]: DMA register for burst accesses
     A read หรือ write operation ถึง the DMAR register จะเข้าถึง the register ในตำแหน่งที่ the address
                 (TIMx_CR1 address) + (DBA + DMA index) x 4
     โดยที่ TIMx_CR1 address คือ the address ของ the control register 1, DBA คือ the DMA base address ถูกกำหนดค่าใน
     TIMx_DCR register, DMA index ถูกควบคุมโดยอัตโนมัติโดย the DMA transfer, และมีย่านจาก 0 ถึง DBL (DBL ถูกกำหนดค่า
     ใน TIMx_DCR).

tha


tha

22.4.22 TIMx capture/compare register 5 (TIMx_CCR5)( x = 1, 8 )

Address offset: 0x58
Reset value: 0x0000 0000



Bit 31 GC5C3: Group Channel 5 and Channel 3
     Distortion on Channel 3 output:
     0: ไม่มีผลของ OC5REF บน OC3REFC
     1: OC3REFC คือ the logical AND ของ OC3REFC และ OC5REF
     บิตนี้สามารถอย่างใดอย่างหนึ่งมีผลทันทีหรือโหลดไว้ล่วงหน้าและนำมาพิจารณา(ใช้)หลังจาก an update event (ถ้า preload feature
     ถูกเลือกใน TIMxCCMR2).
  Note: เป็นไปได้ที่จะใช้ distortion นี้บน combined PWM signals.

Bit 30 GC5C2: Group Channel 5 and Channel 2
     Distortion on Channel 2 output:
     0: ไม่มีผลของ OC5REF บน OC2REFC
     1: OC2REFC คือ the logical AND ของ OC2REFC and OC5REF
     บิตนี้สามารถอย่างใดอย่างหนึ่งมีผลทันทีหรือโหลดไว้ล่วงหน้าและนำมาพิจารณา(ใช้)หลังจาก an update event (ถ้า preload feature
     ถูกเลือกใน TIMxCCMR1).
  Note: เป็นไปได้ที่จะใช้ distortion นี้บน combined PWM signals.

Bit 29 GC5C1: Group Channel 5 and Channel 1
     Distortion on Channel 1 output:
     0: ไม่มีผลของ OC5REF บน OC1REFC5
     1: OC1REFC คือ the logical AND ของ OC1REFC and OC5REF
     บิตนี้สามารถอย่างใดอย่างหนึ่งมีผลทันทีหรือโหลดไว้ล่วงหน้าและนำมาพิจารณา(ใช้)หลังจาก an update event (ถ้า preload feature
     ถูกเลือกใน TIMxCCMR1).
  Note: เป็นไปได้ที่จะใช้ distortion นี้บน combined PWM signals.

Bits 28:16 Reserved, must be kept at reset value.

Bits 15:0 CCR5[15:0]: Capture/Compare 5 value
     CCR5 คือค่าที่จะถูกโหลดใน the actual capture/compare 5 register (preload value).
     มันถูกโหลดอย่างถาวรถ้า the preload feature ไม่ได้ถูกเลือกใน the TIMx_CCMR3 register (bit OC5PE). ถ้าเป็นอย่างอื่น the
     preload value ถูกคัดลอกลงใน the active capture/compare 5 register เมื่อ an update event เกิดขึ้น.
     The active capture/compare register บรรจุค่าที่จะถูกเปรียบเทียบกับ the counter TIMx_CNT และให้สัญญาณบน OC5
     output.


tha


tha


tha