19.8 RNG registersThe RNG ถูกเกี่ยวข้องกับ a control register, a data register และ a status register.
19.8.1 RNG control register (RNG_CR)Address offset: 0x000
Reset value: 0x0000 0000

Bits 31:6 Reserved, must be kept at reset value
Bit 5
CED: Clock error detection
0: Clock error detection เปิดใช้งาน
1: Clock error detection ปิดใช้งาน
The clock error detection ไม่สามารถถูกเปิดใช้งานหรือปิดใช้งานกลางทางได้เมื่อ the RNG ถูกเปิดใช้งาน, ตัวอย่างเช่น เพื่อเปิดใช้
งานหรือปิดใช้งาน CED the RNG ต้องถูกปิดใช้งาน.
Bit 4 Reserved, must be kept at reset value.
Bit 3
IE: Interrupt Enable
0: RNG Interrupt ถูกปิดใช้งาน
1: RNG Interrupt ถูกเปิดใช้งาน. An interrupt จะค้างอยู่ทันทีที่ DRDY=’1’, SEIS=’1’ หรือ CEIS=’1’ ใน the RNG_SR
register.
Bit 2
RNGEN: True random number generator enable
0: True random number generator ถูกปิดใช้งาน. Analog noise sources ถูก powered off และ logic ที่ให้สัญญานนาฬิกา
โดย the RNG clock จะถูกปิดประตู.
1: True random number generator ถูกเปิดใช้งาน.
Bits 1:0 Reserved, must be kept at reset value.