STM32F7 9 Chrom-ART Accelerator™ controller (DMA2D)

[tha]

9.5.20 DMA2D AHB master timer configuration register (DMA2D_AMTCR)

Address offset: 0x004C
Reset value: 0x0000 0000



Bits 31:16 Reserved

Bits 15:8 DT[7: 0]: Dead Time
     Dead time value ใน the AHB clock cycle ที่แทรกระหว่างสองการเข้าถึงที่ติดต่อกันบน the AHB master port. บิตเหล่านี้แสดง
     จำนวนที่บประกันต่ำสุดของ cycles ระหว่างสองการเข้าถึง AHB ที่ติดต่อกัน.

Bits 7:1 Reserved

Bit 0 EN: Enable
     เปิดใช้งาน the dead time functionality.

[tha]