STM32F7 9 Chrom-ART Accelerator™ controller (DMA2D)

Started by tha, November 04, 2022, 08:17:21 AM

Previous topic - Next topic

tha

9.5.12 DMA2D foreground CLUT memory address register
(DMA2D_FGCMAR)


Address offset: 0x002C
Reset value: 0x0000 0000



Bits 31: 0 MA[31: 0]: Memory Address
     Address of the data ที่ใช้สำหรับ the CLUT address ที่อุทิศให้กับ the foreground image. register นี้สามารถถูกเขียนเฉพาะ
     เมื่อไม่มี transfer กำลังดำเนินการอยู่. ทันทีที่ the CLUT transfer สตาร์ทแล้ว, register นี้จะอ่านได้เพียงอย่างเดียว.
     ถ้า the foreground CLUT format เป็น 32-bit, the address ต้องถูกวางแนว 32-bit.

tha

9.5.13 DMA2D background CLUT memory address register
(DMA2D_BGCMAR)


Address offset: 0x0030
Reset value: 0x0000 0000



Bits 31: 0 MA[31: 0]: Memory Address
     Address of the data ที่ใช้สำหรับ the CLUT address ที่อุทิศให้กับ the background image. register นี้สามารถถูกเขียนเฉพาะ
     เมื่อไม่มี transfer กำลังดำเนินการอยู่. ทันทีที่ the CLUT transfer สตาร์ทแล้ว, register นี้จะอ่านได้เพียงอย่างเดียว.
     ถ้า the background CLUT format เป็น 32-bit, the address ต้องถูกวางแนว 32-bit.

tha

9.5.14 DMA2D output PFC control register (DMA2D_OPFCCR)

Address offset: 0x0034
Reset value: 0x0000 0000



Bits 31: 3 Reserved, must be kept at reset value

Bits 19:3 Reserved, must be kept at reset value

Bits 2:0 CM[2: 0]: Color mode
     บิตเหล่านี้กำหนด the color format of the output image. บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน.
     ทันทีที่ the transfer สตาร์ทแล้ว, พวกมันจะอ่านได้เพียงอย่างเดียว.
     000: ARGB8888
     001: RGB888
     010: RGB565
     011: ARGB1555
     100: ARGB4444
     อื่นๆ: ไม่มีความหมาย


tha

9.5.15 DMA2D output color register (DMA2D_OCOLR)

Address offset: 0x0038
Reset value: 0x0000 0000



Bits 31:24 ALPHA[7: 0]: Alpha Channel Value
      บิตเหล่านี้กำหนด the alpha channel of the output color. บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน.
      ทันทีที่ the transfer สตาร์ทแล้ว, พวกมันจะอ่านได้เพียงอย่างเดียว.

Bits 23:16 RED[7: 0]: Red Value
     These bits define the red value of the output image. These bits can only be written when data transfers are
     disabled. Once the transfer has started, they are read-only.

Bits 15:8 GREEN[7: 0]: Green Value
     These bits define the green value of the output image. These bits can only be written when data transfers are
     disabled. Once the transfer has started, they are read-only.

Bits 7:0 BLUE[7: 0]: Blue Value
     These bits define the blue value of the output image. These bits can only be written when data transfers are
     disabled. Once the transfer has started, they are read-only.

tha

9.5.16 DMA2D output memory address register (DMA2D_OMAR)

Address offset: 0x003C
Reset value: 0x0000 0000



Bits 31: 0 MA[31: 0]: Memory Address
     Address of the data ที่ใช้สำหรับ the output FIFO. บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน. ทันทีที่
     the transfer สตาร์ทแล้ว, พวกมันจะอ่านได้เพียงอย่างเดียว.
     The address alignment ต้องตรงกันกับ the image format ที่เลือก อย่างเช่น a 32-bit ต่อ pixel format ต้องถูกวางแนว 32-
     bit, a 16-bit ต่อ pixel format ต้องถูกวางแนว 16-bit.

tha

9.5.17 DMA2D output offset register (DMA2D_OOR)

Address offset: 0x0040
Reset value: 0x0000 0000



Bits 31:14 Reserved, must be kept at reset value

Bits 13:0 LO[13: 0]: Line Offset
     Line offset ที่ใช้สำหรับ the output (แสดงเป็น pixel). ค่านี้ถูกใช้สำหรับ the address generation. มันถูกเพิ่มที่ the end ของ
     แต่ละ line เพื่อกำหนด the starting address of the next line. บิตเหล่านี้สามารถถูกเขียนเฉาพะเมื่อ data transfers ถูกปิดใช้
     งาน. ทันทีที่ the data transfer สตาร์ทแล้ว, พวกมันนี้จะอ่านได้เพียงอย่างเดียว.

tha

9.5.18 DMA2D number of line register (DMA2D_NLR)

Address offset: 0x0044
Reset value: 0x0000 0000



Bits 31:30 Reserved, must be kept at reset value

Bits 29:16 PL[13: 0]: Pixel per lines
     จำนวนของ pixels ต่อ lines of the area ที่จะถูกส่งถ่าย.  บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน. ทันทีที่
     the transfer สตาร์ทแล้ว, พวกมันนี้จะอ่านได้เพียงอย่างเดียว.
     ถ้าใดๆของ the input image format เป็น 4-bit per pixel, pixel per lines ต้องเป็นเลขคู่.

Bits 15:0 NL[15: 0]: Number of lines
     จำนวนของ lines of the area ที่จะถูกส่งถ่าย.  บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน. ทันทีที่ the
     transfer สตาร์ทแล้ว, พวกมันนี้จะอ่านได้เพียงอย่างเดียว.

tha

9.5.19 DMA2D line watermark register (DMA2D_LWR)

Address offset: 0x0048
Reset value: 0x0000 0000



Bits 31:16 Reserved, must be kept at reset value

Bits 15:0 LW[15:0]: Line watermark
     บิตเหล่านี้อนุญาตให้กำหนดค่า the line watermark สำหรับ interrupt generation.
     An interrupt จะถูกทำให้พุ่งขึ้น(เป็น 1)เมื่อ the last pixel of the watermarked line ถูกส่งถ่ายแล้ว.
     บิตเหล่านี้สามารถถูกเขียนเฉพาะเมื่อ data transfers ถูกปิดใช้งาน. ทันทีที่ the transfer สตาร์ทแล้ว, พวกมันนี้จะอ่านได้เพียงอย่าง
     เดียว.