STM32F7 7 System configuration controller (SYSCFG)

7 System configuration controller (SYSCFG)

The system configuration controller ส่วนใหญ่จะถูกใช้เพื่อ:
•   Remap the memory areas
•   เลือก the Ethernet PHY interface
•   จัดการ the external interrupt line connection เข้ากับ the GPIOs.

7.1 I/O compensation cell

โดยค่าเริ่มต้น the I/O compensation cell จะไม่ถูกใช้. อย่างไรก็ตาม เมื่อ the I/O output buffer speed ถูกกำหนดค่าใน 50 MHz หรือ 100 MHz mode, ขอแนะนำให้ใช้ the compensation cell สำหรับ slew rate control บน I/O tf(IO)out)/tr(IO)out commutation เพื่อลด the I/O noise บน power supply.

เมื่อ the compensation cell ถูกเปิดใช้งาน, a READY flag จะถูกเซ็ตเพื่อแสดงให้เห็นว่า the compensation cell พร้อมแล้วและสามารถถูกใช้. The I/O compensation cell สามารถถูกใช้เฉพาะเมื่อ the supply voltage ช่วงจาก 2.4 ถึง 3.6 V.

7.2 SYSCFG registers

7.2.1 SYSCFG memory remap register (SYSCFG_MEMRMP)

รีจิสเตอร์นี้ถูกใช้สำหรับการกำหนดค่าเฉพาะบน memory mapping:
•   1bit ถูกใช้เพื่อแสดงให้เห็นว่า option bytes BOOT_ADD0 หรือ BOOT_ADD1 กำหนด the boot memory base address.
•   บิตอื่นๆ ถูกใช้เพื่อสลับ FMC SDRAM Banks ด้วย FMC NOR/PSRAM bank

Address offset: 0x00
Reset value: 0x0000 0000



Bits 31:12 Reserved, must be kept at reset value.

Bits 11:10 SWP_FMC[1:0]: FMC memory mapping swap
     ถูกเซ็ตและถูกเคลียรืโดย software. บิตเหล่านี้ถูกใช้เพื่อสลับ the FMC SDRAM banks และ FMC NOR/PSRAM เพื่อเปิดใช้งาน
     the code execution จาก SDRAM Banks โดยไม่ต้องแก้ไข the default MPU attribute
     00: ไม่มี FMC memory mapping swapping
            SDRAM bank1 and Bank2 ถูกแม็ปที่ 0xC000 0000 และ 0xD000 0000 ตามลำดับ (default mapping)
            NOR/RAM สามารถเข้าถึงได้ @ 0x60000000 (default mapping)
     01: NOR/RAM and SDRAM memory mapping ถูกสลับ,
            SDRAM bank1 and bank2 ถูกแมปที่ 0x6000 0000 and 0x7000 0000, ตามลำดับ
            NOR/PSRAM bank ถูกแมปที่ 0xC000 0000
     10: Reserved
     11: Reserved

Bits 9:1 Reserved, must be kept at reset value.

Bit 0 MEM_BOOT: Memory boot mapping
     บิตนี้แสดงให้เห็นว่า option bytes BOOT_ADD0 หรือ BOOT_ADD1 กำหนด the boot memory base address.
     0: Boot memory base address ถูกกำหนดโดย BOOT_ADD0 option byte
         (Factory Reset value: TCM-FLASH ถูกแม็ปที่ 0x00200000).
     1: Boot memory base address ถูกกำหนดโดย BOOT_ADD1 option byte
         (Factory Reset value: System memory ถูกแม็ปที่ 0x001 0000).
  Note: ดูที่ section 2.3: Memory map สำหรับรายละเอียดเกี่ยวกับ the boot memory base address selection.

7.2.2 SYSCFG peripheral mode configuration register (SYSCFG_PMC)

Address offset: 0x04
Reset value: 0x0000 0000



Bits 31:24 Reserved, must be kept at reset value.

Bit 23 MII_RMII_SEL: Ethernet PHY interface selection
     ถูกเซ็ตและถูกเคลียรืโดย software. บิตเหล่านี้ควบคุม the PHY interface สำหรับ the Ethernet MAC.
     0: MII interface ถูกเลือก
     1: RMII PHY interface ถูกเลือก
  Note: การกำหนดค่านี้ต้องถูกทำในขณะที่ the MAC อยู่ภายใต้รีเซ็ตและก่อนการเปิดใช้งาน the MAC clocks.

Bits 22:19 Reserved, must be kept at reset value.

Bits 18:16 ADCxDC2:
     0: ไม่มีผลอะไร.
     1: ดูที่ AN4073 เกี่ยวกับวิธีการใช้บิตนี้.
  Note:  บิตเหล่านี้สามารถถูกเซ็ตเฉพาะถ้าเงื่อนไขต่อไปนี้ถูกตรงตาม:
              -   ADC clock สูงกว่าหรือเท่ากับ 30 MHz.
              -   เฉพาะ one ADCxDC2 bit ต้องถูกเลือกถ้า ADC conversions ไม่สตาร์ทในเวลาเดียวกันและ the sampling times ต่าง
                   กัน.
              -   บิตเหล่านี้ต้องไม่ถูกเซ็ตเมื่อ the ADCDC1 bit ถูกเซ็ตใน PWR_CR register.

Bits 15:0 Reserved, must be kept at reset value.

7.2.3 SYSCFG external interrupt configuration register 1 (SYSCFG_EXTICR1)

Address offset: 0x08
Reset value: 0x0000 0000



Bits 31:16 Reserved, must be kept at reset value.

Bits 15:0 EXTIx[3:0]: EXTI x configuration (x = 0 to 3)
     บิตเหล่านี้ถูกเขียนโดย software เพื่อเลือก the source input สำหรับ the EXTIx external interrupt.
     0000: PA[ x ] pin
     0001: PB[ x ] pin
     0010: PC[ x ] pin
     0011: PD[ x ] pin
     0100: PE[ x ] pin
     0101: PF[ x ] pin
     0110: PG[ x ] pin
     0111: PH[ x ] pin
     1000: PI[ x ] pin
     1001: PJ[ x ] pin
     1010: PK[ x ] pin

7.2.4 SYSCFG external interrupt configuration register 2 (SYSCFG_EXTICR2)

Address offset: 0x0C
Reset value: 0x0000 0000



Bits 31:16 Reserved, must be kept at reset value.

Bits 15:0 EXTIx[3:0]: EXTI x configuration (x = 4 to 7)
     บิตเหล่านี้ถูกเขียนโดย software เพื่อเลือก the source input สำหรับ the EXTIx external interrupt.
     0000: PA[ x ] pin
     0001: PB[ x ] pin
     0010: PC[ x ] pin
     0011: PD[ x ] pin
     0100: PE[ x ] pin
     0101: PF[ x ] pin
     0110: PG[ x ] pin
     0111: PH[ x ] pin
     1000: PI[ x ] pin
     1001: PJ[ x ] pin
     1010: PK[ x ] pin

7.2.5 SYSCFG external interrupt configuration register 3 (SYSCFG_EXTICR3)

Address offset: 0x10
Reset value: 0x0000 0000



Bits 31:16 Reserved, must be kept at reset value.

Bits 15:0 EXTIx[3:0]: EXTI x configuration (x = 8 to 11)
     บิตเหล่านี้ถูกเขียนโดย software เพื่อเลือก the source input สำหรับ the EXTIx external interrupt.
     0000: PA[ x ] pin
     0001: PB[ x ] pin
     0010: PC[ x ] pin
     0011: PD[ x ] pin
     0100: PE[ x ] pin
     0101: PF[ x ] pin
     0110: PG[ x ] pin
     0111: PH[ x ] pin
     1000: PI[ x ] pin
     1001: PJ[ x ] pin
     1010: PK[ x ] pin
  Note: PK[11:8] ไม่ถูกใช้

7.2.6 SYSCFG external interrupt configuration register 4 (SYSCFG_EXTICR4)

Address offset: 0x14
Reset value: 0x0000 0000



Bits 31:16 Reserved, must be kept at reset value.

Bits 15:0 EXTIx[3:0]: EXTI x configuration (x = 12 to 15)
     บิตเหล่านี้ถูกเขียนโดย software เพื่อเลือก the source input สำหรับ the EXTIx external interrupt.
     0000: PA[ x ] pin
     0001: PB[ x ] pin
     0010: PC[ x ] pin
     0011: PD[ x ] pin
     0100: PE[ x ] pin
     0101: PF[ x ] pin
     0110: PG[ x ] pin
     0111: PH[ x ] pin
     1000: PI[ x ] pin
     1001: PJ[ x ] pin
     1010: PK[ x ] pin
  Note: PK[15:12] ไม่ถูกใช้

7.2.7 Compensation cell control register (SYSCFG_CMPCR)

Address offset: 0x20
Reset value: 0x0000 0000



Bits 31:9 Reserved, must be kept at reset value.

Bit 8 READY: Compensation cell ready flag
     0: I/O compensation cell not ready
     1: O compensation cell ready

Bits 7:2 Reserved, must be kept at reset value.

Bit 0 CMP_PD: Compensation cell power-down
     0: I/O compensation cell power-down mode
     1: I/O compensation cell enabled