STM32F7 4 Power controller (PWR)

Started by tha, October 14, 2022, 06:47:32 AM

Previous topic - Next topic

tha

Bit 12 Reserved, must be kept at reset value.

Bit 11 MRUDS: Main regulator in deepsleep under-drive mode
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software.
     0: Main regulator ON เมื่อ the device อยู่ใน Stop mode
     1: Main Regulator ใน under-drive mode และ Flash memory ใน power-down เมื่อ the device อยู่ใน Stop under-
         drive mode.

Bit 10 LPUDS: Low-power regulator in deepsleep under-drive mode
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software.
     0: Low-power regulator ON ถ้า LPDS bit ถูกเซ็ตเมื่อ the device อยู่ใน Stop mode
     1: Low-power regulator ใน under-drive mode ถ้า LPDS bit ถูกเซ็ตและ Flash memory ใน power-down เมื่อ the
         device อยู่ใน Stop under-drive mode.

Bit 9 FPDS: Flash power-down in Stop mode
     เมื่อเซ็ต, the Flash memory เข้าสู่ power-down mode เมื่อ the device เข้าสู่ Stop mode.
     นี้ช่วยให้บรรลุ a lower consumption in stop mode แต่ a longer restart time.
     0: Flash memory ไม่ใน power-down เมื่อ the device อยู่ใน Stop mode
     1: Flash memory ใน power-down เมื่อ the device อยู่ใน Stop mode

Bit 8 DBP: Disable backup domain write protection
     ใน reset state, the RCC_BDCR register, the RTC registers (รวมทั้ง the backup registers), และ the BRE bit of the
     PWR_CSR1 register, ถูกป้องกันกัน parasitic write access. บิตนี้ต้องถูกเซ็ตเพื่อเปิดใช้งาน write access ไปยัง registers
     เหล่านี้.
     0: เข้าถึงไปยัง RTC and RTC Backup registers and backup SRAM ถูกปิดใช้งาน
     1: เข้าถึงไปยัง RTC and RTC Backup registers and backup SRAM ถูกเปิดใช้งาน

tha

Bits 7:5 PLS[2:0]: PVD level selection
     บิตเหล่านี้ถูกเขียนโดย software เพื่อเลือก the voltage threshold ที่ตรวจพบโดย the Power Voltage Detector
     000: 2.0 V
     001: 2.1 V
     010: 2.3 V
     011: 2.5 V
     100: 2.6 V
     101: 2.7 V
     110: 2.8 V
     111: 2.9 V
  Note: ดูที่ the electrical characteristics of the datasheet สำหรับรายละเอียดที่มากขึ้น.

Bit 4 PVDE: Power voltage detector enable
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software.
     0: PVD ถูกปิดใช้งาน
     1: PVD ถูกเปิดใช้งาน

Bit 3 CSBF: Clear standby flag
     บิตนี้ถูกอ่านเป็น 0 เสมอ.
     0: ไม่มีผลอะไร
     1: เคลียร์ the SDF Standby Flag (write)

Bit 2 Reserved, must be kept at reset value

Bit 1 PDDS: Power-down deepsleep
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software. มันทำงานร่วมกันกับ the LPDS bit.
     0: เข้าสู่ Stop mode เมื่อ the CPU เข้าสู่ deepsleep. The regulator status ขึ้นอยู่กับ the LPDS bit.
     1: เข้าสู่ Standby mode เมื่อ the CPU เข้าสู่ deepsleep.

Bit 0 LPDS: Low-power deepsleep
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software. มันทำงานร่วมกันกับ the PDDS bit.
     0: Main voltage regulator ON ในระหว่าง Stop mode
     1: Low-power voltage regulator ON ในระหว่าง Stop mode

tha

4.4.2 PWR power control/status register (PWR_CSR1)

Address offset: 0x04
Reset value: 0x0000 0000 (not reset by wakeup from Standby mode)
Additional APB cycles ถูกต้องการเพื่ออ่าน register นี้เทียบกับ a standard APB read.



Bits 31:20 Reserved, must be kept at reset value.

Bits 19:18 UDRDY[1:0]: Under-drive ready flag
     บิตเหล่านี้ถูกเซ็ตโดย hardware เมื่อ MCU เข้าสู่ stop Under-drive mode และออก. เมื่อ the Under-drive mode ถูกเปิดใช้
     งาน, บิตเหล่านี้จะไม่ถูกเซ็ตตราบเท่าที่ the MCU ยังไม่เข้าสู่ stop mode. พวกมันถูกเคลียร์โดยการโปรแกรมพวกมันเป็น 1.
     00: Under-drive ถูกปิดใช้งาน
     01: Reserved
     10: Reserved
     11:Under-drive mode ถูกทำให้ทำงานใน Stop mode.

Bit 17 ODSWRDY: Over-drive mode switching ready
     0: Over-drive mode ไม่ทำงาน.
     1: Over-drive mode ทำงานบน digital area on 1.2 V domain

Bit 16 ODRDY: Over-drive mode ready
     0: Over-drive mode not ready.
     1: Over-drive mode ready

Bit 14 VOSRDY: Regulator voltage scaling output selection ready bit
     0: Not ready
     1: Ready

Bits 13:10 Reserved, must be kept at reset value.


tha

Bit 9 BRE: Backup regulator enable
     เมื่อเซ็ต, the Backup regulator (ที่ใช้เพื่อรักษา backup SRAM content ใน Standby and VBAT modes) ถูกเปิดใช้งาน. ถ้า
     BRE ถูกรีเซ็ต, the backup regulator จะถูกปิด. The backup SRAM ยังคงสามารถถูกใช้แต่สิ่งที่บรรจุอยู่ภายในของมันจะสูญหายใน
     the Standby and VBAT modes. ทันทีที่เซ็ต, the application ต้องรอให้ the Backup Regulator Ready flag (BRR) ถูกเซ็ต
     เพื่อแสดงให้เห็นว่า the data ที่เขียนลงใน the RAM จะถูกรักษาใน the Standby and VBAT modes.
     0: Backup regulator ถูกปิดใช้งาน
     1: Backup regulator ถูกเปิดใช้งาน
  Note: บิตนี้ไม่ถูกรีเซ็ตเมื่อ the device ปลุกจาก Standby mode, โดย a system reset, หรือโดย a power reset.

Bit 8 EIWUP: Enable internal wakeup
     บิตนี้ต้องถูกเซ็ตเมื่อ RTC events (Alarm A or Alarm B, RTC Tamper, RTC TimeStamp or RTC Wakeup time) ถูกใช้เพื่อ
     ปลุก the system จาก Standby mode.
     บิตนี้ถูกอ่านเป็น 0 เสมอ.
     0: ปิดใช้งาน internal wakeup sources (RTC events) ในระหว่าง Standby mode
     1: เปิดใช้งาน internal wakeup sources (RTC events) ในระหว่าง Standby mode

Bits 7:4 Reserved, must be kept at reset value.

tha

Bit 3 BRR: Backup regulator ready
     ถูกเซ็ตโดย hardware เพื่อแสดงให้เห็นว่า the Backup Regulator พร้อมแล้ว.
     0: Backup Regulator not ready
     1: Backup Regulator ready
   Note: บิตนี้ไม่ถูกรีเซ็ตเมื่อ the device ปลุกจาก Standby mode, โดย a system reset, หรือโดย a power reset.

Bit 2 PVDO: PVD output
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย hardware. มันจะใช้ได้เฉพาะถ้า PVD ถูกเปิดใช้งานโดย the PVDE bit.
     0: VDD สูงกว่า the PVD threshold ที่เลือกด้วย the PLS[2:0] bits.
     1: VDD ต่ำกว่า the PVD threshold ที่เลือกด้วย the PLS[2:0] bits.
Note: The PVD จะถูกหยุดโดย Standby mode. ด้วยเหตุผลนี้, บิตนี้จะเท่ากับ 0 หลังจาก Standby หรือ reset จนกว่า the PVDE
            bit จะถูกเซ็ต.


Bit 1 SBF: Standby flag
     บิตนี้ถูกเซ็ตโดย hardwareและถูกเคลียร์เฉพาะโดย a POR/PDR (power-on reset/power-down reset) หรือโดยการเซ็ต the
     CSBF bit ใน the PWR power control register (PWR_CR1)
     0: Device ไม่อยู่ใน Standby mode แล้ว
     1: Device อยู่ใน Standby mode แล้ว

Bit 0 WUIF: Wakeup internal flag
     บิตนี้ถูกเซ็ตเมื่อ a wakeup ถูกตรวจพบบน the internal wakeup line ใน standby mode. มันจะถูกเคลียร์เมื่อทุก internal
     wakeup sources ถูกเคลียร์.
     0: ไม่มี wakeup internal event เกิดขึ้น
     1: A wakeup event ถูกตรวจพบแล้วจาก the RTC alarm (Alarm A or Alarm B), RTC Tamper event, RTC TimeStamp
         event or RTC Wakeup

tha

4.4.3 PWR power control/status register 2 (PWR_CR2)

Address offset: 0x08
Reset value: 0x0000 0000 (not reset by wakeup from Standby mode)



Bits 31:14 Reserved, always read as 0.

Bit 13 WUPP6: Wakeup pin polarity bit for PI11
     บิตเหล่านี้กำหนด the polarity ที่ใช้สำหรับ event detection บน external wake-up pin PI11.
     0: การตรวจพบบนขอบขาขึ้น
     1: การตรวจพบบนขอบขาลง

Bit 12 WUPP5: Wakeup pin polarity bit for PI8
     These bits define the polarity used for event detection on external wake-up pin PI8.
     0: Detection on rising edge
     1: Detection on falling edge

Bit 11 WUPP4: Wakeup pin polarity bit for PC13
     These bits define the polarity used for event detection on external wake-up pin PC13.
     0: Detection on rising edge
     1: Detection on falling edge

Bit 10 WUPP3: Wakeup pin polarity bit for PC1
     These bits define the polarity used for event detection on external wake-up pin PC1.
     0: Detection on rising edge
     1: Detection on falling edge

Bit 9 WUPP2: Wakeup pin polarity bit for PA2
     These bits define the polarity used for event detection on external wake-up pin PA2.
     0: Detection on rising edge
     1: Detection on falling edge

Bit 8 WUPP1: Wakeup pin polarity bit for PA0
     These bits define the polarity used for event detection on external wake-up pin PA0.
     0: Detection on rising edge
     1: Detection on falling edge

tha

Bits 7:6 Reserved, always read as 0

Bit 5 CWUPF6: Clear Wakeup Pin flag for PI11
     บิตเหล่านี้ถูกอ่านเป็น 0 เสมอ
     0: ไม่มีผลอะไร
     1: เคลียร์ the WUPF Wakeup Pin flag หลังจาก 2 System clock cycles.

Bit 4 CWUPF5: Clear Wakeup Pin flag for PI8
     These bits are always read as 0
     0: No effect
     1: Clear the WUPF Wakeup Pin flag after 2 System clock cycles.

Bit 3 CWUPF4: Clear Wakeup Pin flag for PC13
     These bits are always read as 0
     0: No effect
     1: Clear the WUPF Wakeup Pin flag after 2 System clock cycles.

Bit 2 CWUPF3: Clear Wakeup Pin flag for PC1
     These bits are always read as 0
     0: No effect
     1: Clear the WUPF Wakeup Pin flag after 2 System clock cycles.

Bit 1 CWUPF2: Clear Wakeup Pin flag for PA2
     These bits are always read as 0
     0: No effect
     1: Clear the WUPF Wakeup Pin flag after 2 System clock cycles.

Bit 0 CWUPF1: Clear Wakeup Pin flag for PA0
     These bits are always read as 0
     0: No effect
     1: Clear the WUPF Wakeup Pin flag after 2 System clock cycles.

tha

4.4.4 PWR power control register 2 (PWR_CSR2)

Address offset: 0x0C
Reset value: 0x0000 0000 (reset โดย wakeup จาก Standby mode, ยกเว้น wakeup flags ซึ่งจะถูกรีเซ็ตโดย RESET pin)
Additional APB cycles ถูกต้องการเพื่ออ่าน register นี้เทียบกับ a standard APB read.



Bits 31:14 Reserved, always read as 0.

Bit 13 EWUP6: Enable Wakeup pin for PI11
     บิตนี้ถูกเซ็ตและถูกเคลียร์โดย software.
     0: An event บน WKUP pin PI11 จะไม่ปลุก the device จาก Standby mode.
     1: A rising or falling edge บน WKUP pin PI11 จะปลุก the system จาก Standby mode.

Bit 12 EWUP5: Enable Wakeup pin for PI8
     This bit is set and cleared by software.
     0: An event on WKUP pin PI8 does not wake-up the device from Standby mode.
     1: A rising or falling edge on WKUP pin PI8 wakes-up the system from Standby mode.

Bit 11 EWUP4: Enable Wakeup pin for PC13
     This bit is set and cleared by software.
     0: An event on WKUP pin PC13 does not wake-up the device from Standby mode.
     1: A rising or falling edge on WKUP pin PC13 wakes-up the system from Standby mode.

Bit 10 EWUP3: Enable Wakeup pin for PC1
     This bit is set and cleared by software.
     0: An event on WKUP pin PC1 does not wake-up the device from Standby mode.
     1: A rising or falling edge on WKUP pin PC1 wakes-up the system from Standby mode.

Bit 9 EWUP2: Enable Wakeup pin for PA2
     This bit is set and cleared by software.
     0: An event on WKUP pin PA2 does not wake-up the device from Standby mode.
     1: A rising or falling edge on WKUP pin PA2 wakes-up the system from Standby mode.

Bit 8 EWUP1: Enable Wakeup pin for PA0
     This bit is set and cleared by software.
     0: An event on WKUP pin PA0 does not wake-up the device from Standby mode.
     1: A rising or falling edge on WKUP pin PA0 wakes-up the system from Standby mode.

Bits 7:6 Reserved, always read as 0