STM32F7 2 System and memory overview

2.1.7 AHB peripheral bus

bus นี้เชื่อมต่อ the AHB Peripheral bus of the Cortex®-M7 กับ the BusMatrix. bus นี้ถูกใช้โดย the core เพื่อดำเนินการทุก data accesses ไปยัง peripherals.

เป้าหมายของ bus นี้คือ the AHB1 peripherals รวมถึง the APB peripherals และ the AHB2 peripherals

2.1.8 DMA memory bus

bus นี้เชื่อมต่อ the DMA memory bus master อินเตอร์เฟสกับ the BusMatrix. มันถูกใช้โดย the DMA เพื่อดำเนินการ transfer ถึง/จาก memories. เป้าหมายของ bus นี้คือ data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7) internal Flash memory และ external memories ผ่านทาง the FMC หรือ Quad SPI

2.1.9 DMA peripheral bus

bus นี้เชื่อมต่อ the DMA peripheral master bus อินเตอร์เฟสกับ the BusMatrix. bus นี้ถูกใช้โดย the DMA เพื่อเข้าถึง AHB peripherals หรือเพื่อดำเนินการ memory-to-memory transfers. เป้าหมายของ bus นี้คือ the AHB และ APB peripherals รวมถึง data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7) internal Flash memory และ external memories ผ่านทาง the FMC หรือ Quad SPI.

2.1.10 Ethernet DMA bus

bus นี้เชื่อมต่อ the Ethernet DMA master อินเตอร์เฟสกับ the BusMatrix. bus นี้ถูกใช้โดย the Ethernet DMA เพื่อโหลด/เก็บ data ไปยัง a memory. เป้าหมายของ bus นี้คือ data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7) internal Flash memory, และ external memories ผ่านทาง the FMC หรือ Quad SPI.

2.1.11 USB OTG HS DMA bus

bus นี้เชื่อมต่อ the USB OTG HS DMA master อินเตอร์เฟสกับ the BusMatrix. bus นี้ถูกใช้โดย the USB OTG DMA เพื่อโหลด/เก็บ data ไปยัง a memory. เป้าหมายของ bus นี้คือ data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7), internal Flash memory, และ external memories ผ่านทาง the FMC หรือ Quad SPI.

2.1.12 LCD-TFT controller DMA bus

bus นี้เชื่อมต่อ the LCD controller DMA master อินเตอร์เฟสกับ the BusMatrix. มันถูกใช้โดย the LCD-TFT DMA เพื่อโหลด data จาก a memory.  เป้าหมายของ bus นี้คือ data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7), external memories ผ่านทาง FMC or Quad SPI, และ internal Flash memory.

2.1.13 DMA2D bus

bus นี้เชื่อมต่อ the DMA2D master อินเตอร์เฟสกับ the BusMatrix. bus นี้ถูกใช้โดย the DMA2D graphic Accelerator เพื่อโหลด/เก็บ data ไปยัง a memory. เป้าหมายของ bus นี้คือ data memories: internal SRAM1, SRAM2 and DTCM (ผ่านทาง the AHBS bus of Cortex®-M7), external memories ผ่านทาง FMC หรือ Quad SPI, และ internal Flash memory.

2.2 Memory organization

2.2.1 Introduction

Program memory, data memory, registers and I/O ports ถูกจัดระเบียบภายใน the same linear 4-Gbyte address space.

The bytes ถูกโค้ดใน memory ใน Little Endian format. The lowest numbered byte ใน a word ถูกถือว่าเป็น the word’s least significant byte และ the highest numbered byte เป็น the most significant.

The addressable memory space ถูกแบ่งลงใน eight main blocks, แต่ละบล็อกมีขนาด 512 Mbytes.