STM32F1 SDIO

  • 124 Replies
  • 2094 Views
*

Offline tha

  • *****
  • 4145
    • View Profile
Re: STM32F1 SDIO
« Reply #120 on: May 05, 2022, 06:23:12 am »
Bit 6 CMDRENDIE: Command response received interrupt enable
     Set and cleared by software to enable/disable interrupt caused by receiving command response.
     0: Command response received interrupt disabled
     1: command Response Received interrupt enabled

Bit 5 RXOVERRIE: Rx FIFO overrun error interrupt enable
     Set and cleared by software to enable/disable interrupt caused by Rx FIFO overrun error.
     0: Rx FIFO overrun error interrupt disabled
     1: Rx FIFO overrun error interrupt enabled

Bit 4 TXUNDERRIE: Tx FIFO underrun error interrupt enable
     Set and cleared by software to enable/disable interrupt caused by Tx FIFO underrun error.
     0: Tx FIFO underrun error interrupt disabled
     1: Tx FIFO underrun error interrupt enabled

Bit 3 DTIMEOUTIE: Data timeout interrupt enable
     Set and cleared by software to enable/disable interrupt caused by data timeout.
     0: Data timeout interrupt disabled
     1: Data timeout interrupt enabled

Bit 2 CTIMEOUTIE: Command timeout interrupt enable
     Set and cleared by software to enable/disable interrupt caused by command timeout.
     0: Command timeout interrupt disabled
     1: Command timeout interrupt enabled

Bit 1 DCRCFAILIE: Data CRC fail interrupt enable
     Set and cleared by software to enable/disable interrupt caused by data CRC failure.
     0: Data CRC fail interrupt disabled
     1: Data CRC fail interrupt enabled

Bit 0 CCRCFAILIE: Command CRC fail interrupt enable
     Set and cleared by software to enable/disable interrupt caused by command CRC failure.
     0: Command CRC fail interrupt disabled
     1: Command CRC fail interrupt enabled

*

Offline tha

  • *****
  • 4145
    • View Profile
Re: STM32F1 SDIO
« Reply #121 on: May 05, 2022, 06:36:15 am »
22.9.14 SDIO FIFO counter register (SDIO_FIFOCNT)

Address offset: 0x48
Reset value: 0x0000 0000

The SDIO_FIFOCNT register บรรจุจำนวนที่เหลืออยู่ของ words ที่จะถูกเขียนไปยังหรืออ่านจาก the FIFO. The FIFO counter โหลด the value จาก the data length register (ดู SDIO_DLEN) เมื่อ the data transfer enable bit, DTEN, ถูกเซ็ตใน the data control register (SDIO_DCTRL register) และ the DPSM อยู่ที่ the Idle state. ถ้า the data length ไม่ถูก wordaligned(ผลคูณของ 4), ที่เหลือ 1 ถึง 3 bytes จะถูกถือว่าเป็น a word.



Bits 31:24 Reserved, must be kept at reset value.

Bits 23:0 FIFOCOUNT: จำนวนที่เหลืออยู่ของ words ที่จะถูกเขียนไปยังหรืออ่านจาก the FIFO.

*

Offline tha

  • *****
  • 4145
    • View Profile
Re: STM32F1 SDIO
« Reply #122 on: May 05, 2022, 07:28:05 am »
22.9.15 SDIO data FIFO register (SDIO_FIFO)

Address offset: 0x80
Reset value: 0x0000 0000

The receive and transmit FIFOs สามารถถูกอ่านหรือถูกเขียนเป็น 32-bit wide registers. The FIFOs บรรจุ 32 entries บน 32 sequential addresses. นี้ยอมให้ the CPU ใช้ load and store multiple(หลาย) operands เพื่ออ่านจาก/เขียนถึง the FIFO.



bits 31:0 FIFOData: Receive and transmit FIFO data
     The FIFO data ครอบครอง 32 entries ของ 32-bit words, จาก address:
     SDIO base + 0x080 ถึง SDIO base + 0xFC.

*

Offline tha

  • *****
  • 4145
    • View Profile
Re: STM32F1 SDIO
« Reply #123 on: May 05, 2022, 07:31:49 am »

-
« Reply #124 on: June 29, 2022, 12:21:04 am »
Is there any known issue with STM32F072 TIM2 and DMA? I can't see HAL_TIM_IC_CaptureCallback being called in DMA mode, it only works for interrupt mode only in TIM2 IC.. really strange...

