7.3 RCC registersอ้างอิงถึง Section 2.2 on page 45 สำหรับรายการตัวย่อที่ใช้ใน register descriptions

Bits 31:26 Reserved, must be kept at reset value.
Bit 25
PLLRDY: PLL clock ready flag
เซ็ตโดย hardware เพื่อแสดงว่า the PLL ถูก locked.
0: PLL unlocked
1: PLL locked
Bit 24
PLLON: PLL enable
เซ็ตและเคลียร์โดย software เพื่อเปิดการใช้งาน PLL.
เคลียร์โดย hardware เมื่อเข้าสู่ Stop หรือ Standby mode. บิตนี้ไม่สมารถถูก reset ถ้า the PLL clock ถูกใช้เป็น system clock หรือถูกเลือกให้เป็น the system clock.
0: PLL OFF
1: PLL ON
Bits 23:20 Reserved, must be kept at reset value.
Bit 19
CSSON: Clock security system enable
เซ็ตและเคลียร์โดย software เพื่อเปิดการใช้งาน the clock security system. เมื่อ CSSON ถูก set, the clock detector ถูก enabled โดย hardware เมื่อ the HSE oscillator พร้อมแล้ว, และ disabled โดย hardware ถ้า a HSE clock failure ถูกตรวจจับได้.
0: Clock detector OFF
1: Clock detector ON (Clock detector ON ถ้า the HSE oscillator พร้อมแล้ว , OFF ถ้าไม่พร้อม).
Bit 18
HSEBYP: External high-speed clock bypass
เซ็ตและเคลียร์โดย software เพื่อข้ามผ่าน the oscillator ด้วย an external clock. The external clock ต้องถูก enabled ด้วย the HSEON bit เซ็ต, เพื่อถูกใช้โดย the device. The HSEBYP bit สามารถถูกเขียนได้เพียงถ้า the HSE oscillator ถูก disabled เท่านั้น.
0: external 4-16 MHz oscillator not bypassed
1: external 4-16 MHz oscillator bypassed with external clock
Bit 17
HSERDY: External high-speed clock ready flag
เซ็ตโดย hardware เพื่อแสดงว่า the HSE oscillator มีความเสถียร. บิตนี้ต้องการ 6 cycles ของ the HSE oscillator clock เพื่อตกลงหลังจาก HSEON reset.
0: HSE oscillator not ready
1: HSE oscillator ready
Bit 16
HSEON: HSE clock enable
เซ็ตและเคลียร์โดย software.
เคลียร์โดย hardware เพื่อหยุด the HSE oscillator เมื่อเข้าสู่ Stop หรือ Standby mode. บิตนี้ไม่สามารถถูกรีเซ็ตถ้า the HSE oscillator ถูกใช้โดยตรงหรือโดยอ้อมเป็น the system clock.
0: HSE oscillator OFF
1: HSE oscillator ON
Bits 15:8
HSICAL[7:0]: Internal high-speed clock calibration
บิตเหล่านี้ถูกเริ่มต้นโดยอัตโนมัติที่ startup.
Bits 7:3
HSITRIM[4:0]: Internal high-speed clock trimming
บิตเหล่านี้จัดให้มี an additional user-programmable trimming value ที่ถูกเพิ่มไปยัง the HSICAL[7:0] bits. มันสามารถถูกโปรแกรมเพื่อปรับการเปลี่ยนแปลงใน voltage และ temperature ที่มีผลต่อ the frequency ของ the internal HSI RC.
ค่าเริ่มต้นคือ 16 ซึ่งเมื่อเพิ่มเข้าไปใน the HSICAL value, ควรตัดแต่ง the HSI เป็น 8 MHz ? 1%. The trimming step (Fhsitrim) อยู่ที่ประมาณ 40 kHz ระหว่าง 2 HSICALsteps ซึ่งต่อเนื่องกันมา.
Bit 2 Reserved, must be kept at reset value.
Bit 1
HSIRDY: Internal high-speed clock ready flag
เซ็ตโดย hardware เพื่อแสดงว่า internal 8 MHz RC oscillator มีความเสถียร. หลังจาก the HSION bit ถูก cleared, HSIRDY ลงไป low หลังจาก 6 internal 8 MHz RC oscillator clock cycles.
0: internal 8 MHz RC oscillator not ready
1: internal 8 MHz RC oscillator ready
Bit 0
HSION: Internal high-speed clock enable
เซ็ตและเคลียร์โดย software.
เซ็ตโดย hardware เพื่อบังคับ the internal 8 MHz RC oscillator ON เมื่อออกจาก Stop หรือ Standby mode หรือในกรณีของความล้มเหลวของ the external 4-16 MHz oscillator ใช้โดยตรงหรือโดยอ้อมเป็น system clock. บิตนี้ไม่สามารถถูก reset ถ้า the internal 8 MHz RC ถูกใช้โดยตรงหรือโดยอ้อมเป็น system clock หรือถูกเลือกให้เป็น the system clock.
0: internal 8 MHz RC oscillator OFF
1: internal 8 MHz RC oscillator ON