STM32F1 RCC

  • 25 Replies
  • 323 Views
*

Online tha

  • *****
  • 1460
    • View Profile
Re: STM32F1 RCC
« Reply #24 on: November 14, 2020, 01:05:43 pm »
7.3.10 Control/status register (RCC_CSR)
Address: 0x24
Reset value: 0x0C00 0000, รีเซ็ต system Reset, เว้นแต่ reset flags โดย power Reset เท่านั้น.
Access: 0 ≤ wait state ≤ 3, word, half-word and byte access
Wait states ถูกแทรกในกรณีของการเข้าถึงอย่างต่อเนื่องไปยัง register นี้



Bit 31 LPWRRSTF: Low-power reset flag
เซ็ตโดย hardware เมื่อ a Low-power management reset เกิดขึ้น.
เคลียร์โดยการเขียนไปยัง the RMVF bit.
     0: ไม่มี Low-power management reset เกิดขึ้น
     1: Low-power management reset เกิดขึ้น
สำหรับข้อมูลเพิ่มเติมบน Low-power management reset, อ้างอิงถึง Low-power management reset.

Bit 30 WWDGRSTF: Window watchdog reset flag
เซ็ตโดย hardware เมื่อ a window watchdog reset เกิดขึ้น.
เคลียร์โดยการเขียนไปยัง the RMVF bit.
     0: No window watchdog reset occurred
     1: Window watchdog reset occurred

Bit 29 IWDGRSTF: Independent watchdog reset flag
เซ็ตโดย hardware เมื่อ an independent watchdog reset จาก VDD domain เกิดขึ้น.
เคลียร์โดยการเขียนไปยัง the RMVF bit.
     0: No watchdog reset occurred
     1: Watchdog reset occurred

Bit 28 SFTRSTF: Software reset flag
Set by hardware when a software reset occurs.
Cleared by writing to the RMVF bit.
     0: No software reset occurred
     1: Software reset occurred

Bit 27 PORRSTF: POR/PDR reset flag
Set by hardware when a POR/PDR reset occurs.
Cleared by writing to the RMVF bit.
     0: No POR/PDR reset occurred
     1: POR/PDR reset occurred

Bit 26 PINRSTF: PIN reset flag
เซ็ตโดย hardware เมื่อ a reset จาก the NRST pin เกิดขึ้น.
Cleared by writing to the RMVF bit.
     0: No reset from NRST pin occurred
     1: Reset from NRST pin occurred

Bit 25 Reserved, must be kept at reset value.

Bit 24 RMVF: Remove reset flag
เซ็ตโดย software เพื่อเคลียร์ the reset flags.
     0: No effect
     1: Clear the reset flags

Bits 23:2 Reserved, must be kept at reset value.

Bit 1 LSIRDY: Internal low-speed oscillator ready
เซ็ตและเคลียร์โดย hardware เพื่อแสดงเมื่อ  the internal RC 40 kHz oscillator มีความเสถียร. หลังจาก the LSION bit ถูกเคลียร์, LSIRDY ลงไป low หลังจาก 3 internal RC 40 kHz oscillator clock cycles.
     0: Internal RC 40 kHz oscillator not ready
     1: Internal RC 40 kHz oscillator ready

Bit 0 LSION: Internal low-speed oscillator enable
Set and cleared by software.
     0: Internal RC 40 kHz oscillator OFF
     1: Internal RC 40 kHz oscillator ON

*

Online tha

  • *****
  • 1460
    • View Profile
Re: STM32F1 RCC
« Reply #25 on: November 14, 2020, 01:10:59 pm »