
Bits 31:24 Reserved, must be kept at reset value.
Bit 23
CSSC: Clock security system interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the CSSF flag.
0: ไม่มีผลอะไร
1: เคลียร์ CSSF flag
Bits 22:21 Reserved, must be kept at reset value.
Bit 20
PLLRDYC: PLL ready interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the PLLRDYF flag.
0: ไม่มีผลอะไร
1: PLLRDYF ถูกเคลียร์
Bit 19
HSERDYC: HSE ready interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the HSERDYF flag.
0: ไม่มีผลอะไร
1: HSERDYF ถูกเคลียร์
Bit 18
HSIRDYC: HSI ready interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the HSIRDYF flag.
0: ไม่มีผลอะไร
1: HSIRDYF ถูกเคลียร์
Bit 17
LSERDYC: LSE ready interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the LSERDYF flag.
0: ไม่มีผลอะไร
1: LSERDYF ถูกเคลียร์
Bit 16
LSIRDYC: LSI ready interrupt clear
บิตนี้ถูกเซ็ตโดย software เพื่อเคลียร์ the LSIRDYF flag.
0: ไม่มีผลอะไร
1: LSIRDYF ถูกเคลียร์
Bits 15:13 Reserved, must be kept at reset value.
Bit 12
PLLRDYIE: PLL ready interrupt enable
บิตนี้ถูกเซ็ตและเคลียร์โดย software เพื่อ enable/disable interrupt ที่เป็นเหตุโดย PLL lock.
0: PLL lock interrupt ถูกปิดการใช้งาน
1: PLL lock interrupt ถูกเปิดการใช้งาน
Bit 11
HSERDYIE: HSE ready interrupt enable
Set and cleared by software to enable/disable interrupt caused by the external 4-16 MHz oscillator stabilization.
0: HSE ready interrupt disabled
1: HSE ready interrupt enabled
Bit 10
HSIRDYIE: HSI ready interrupt enable
Set and cleared by software to enable/disable interrupt caused by the internal 8 MHz RC oscillator stabilization.
0: HSI ready interrupt disabled
1: HSI ready interrupt enabled
Bit 9
LSERDYIE: LSE ready interrupt enable
Set and cleared by software to enable/disable interrupt caused by the external 32 kHz oscillator stabilization.
0: LSE ready interrupt disabled
1: LSE ready interrupt enabled
Bit 8
LSIRDYIE: LSI ready interrupt enable
Set and cleared by software to enable/disable interrupt caused by internal RC 40 kHz
oscillator stabilization.
0: LSI ready interrupt disabled
1: LSI ready interrupt enabled
Bit 7
CSSF: Clock security system interrupt flag
เซ็ตโดย hardware เมื่อ a failure ถูกตรวจจับได้ใน the external 4-16 MHz oscillator.
ถูกเคลียร์โดย software โดยการเซ็ต the CSSC bit.
0: ไม่มี clock security interrupt เหตุโดย HSE clock failure
1: Clock security interrupt เหตุโดย HSE clock failure
Bits 6:5 Reserved, must be kept at reset value
.
Bit 4
PLLRDYF: PLL ready interrupt flag
เซ็ตโดย hardware เมื่อ the PLL locks และ PLLRDYDIE ถูก set.
ถูกเคลียร์โดย software โดยการเซ็ต the PLLRDYC bit.
0: ไม่มี clock ready interrupt เหตุโดย PLL lock
1: Clock ready interrupt เหตุโดย PLL lock
Bit3
HSERDYF: HSE ready interrupt flag
เซ็ตโดย hardware เมื่อ External High Speed clock มีความเสถียรและ HSERDYDIE ถูก set.
ถูกเคลียร์โดย software โดยการเซ็ต the HSERDYC bit.
0: No clock ready interrupt caused by the external 4-16 MHz oscillator
1: Clock ready interrupt caused by the external 4-16 MHz oscillator
Bit 2
HSIRDYF: HSI ready interrupt flag
Set by hardware when the Internal High Speed clock becomes stable and HSIRDYDIE is set.
Cleared by software setting the HSIRDYC bit.
0: No clock ready interrupt caused by the internal 8 MHz RC oscillator
1: Clock ready interrupt caused by the internal 8 MHz RC oscillator
Bit 1
LSERDYF: LSE ready interrupt flag
Set by hardware when the External Low Speed clock becomes stable and LSERDYDIE is set.
Cleared by software setting the LSERDYC bit.
0: No clock ready interrupt caused by the external 32 kHz oscillator
1: Clock ready interrupt caused by the external 32 kHz oscillator
Bit 0
LSIRDYF: LSI ready interrupt flag
Set by hardware when the internal low speed clock becomes stable and LSIRDYDIE is set.
Cleared by software setting the LSIRDYC bit.
0: No clock ready interrupt caused by the internal RC 40 kHz oscillator
1: Clock ready interrupt caused by the internal RC 40 kHz oscillator