
Bits 31:2 Reserved.
Bit 1
SWTRIG2: DAC channel2 software trigger
บิตนี้ถูกเซ็ตและเคลียร์โดย software เพื่อ enable/disable the software trigger.
0: Software trigger disabled
1: Software trigger enabled
Note: บิตนี้ถูก reset โดย hardware (one APB1 clock cycle ต่อมา) ทันทีที่ the DAC_DHR2 register value ถูกโหลดไปยัง the DAC_DOR2 register.
Bit 0
SWTRIG1: DAC channel1 software trigger
บิตนี้ถูกเซ็ตและเคลียร์โดย software เพื่อ enable/disable the software trigger.
0: Software trigger disabled
1: Software trigger enabled
Note: บิตนี้ถูก reset โดย hardware (one APB1 clock cycle ต่อมา) ทันทีที่ the DAC_DHR1 register value ถูกโหลดไปยัง the DAC_DOR1 register.