12.3.3 DAC data formatขึ้นอยู่กับโหมดกำหนดค่าที่เลือก (the selected configuration mode), the data จะต้องถูกเขียนในรีจีสเตอร์ที่ระบุ (the specified
register) ดังอธิบายข้างล่างนี้:
• Single DAC channelx, มีความเป็นไปได้สามประการ:
– 8-bit right alignment: ผู้ใช้ต้องโหลด data ลงใน DAC_DHR8Rx [7:0] bits (เก็บลงใน DHRx[11:4] bits)
– 12-bit left alignment: ผู้ใช้ต้องโหลด data ลงใน DAC_DHR12Lx [15:4] bits (เก็บลงใน DHRx[11:0] bits)
– 12-bit right alignment: ผู้ใช้ต้องโหลด data ลงใน DAC_DHR12Rx [11:0] bits (เก็บลงใน DHRx[11:0] bits)
ขึ้นอยู่กับ the loaded DAC_DHRyyyx register, the data ที่ถูกเขียนโดยผู้ใช้จะถูกเลื่อนและเก็บลงใน the DHRx (Data Holding Registerx, ที่เป็น internal non-memory-mapped registers). The DHRx register ก็จะถูกโหลดลงใน the DORx register โดยอัตโนมัติ, โดย software trigger หรือโดย an external event trigger อย่างใดอย่างหนึ่ง.

• Dual DAC channels, มีความเป็นไปได้สามประการ:
– 8-bit right alignment: data สำหรับ DAC channel1 ถูกโหลดลงใน DAC_DHR8RD [7:0] bits (เก็บลงใน DHR1[11:4]
bits) และ data สำหรับ DAC channel2 ถูกโหลดลงใน DAC_DHR8RD [15:8] bits (เก็บลงใน DHR2[11:4] bits)
– 12-bit left alignment: data สำหรับ DAC channel1 ถูกโหลดลงใน DAC_DHR12LD [15:4] bits (เก็บลงใน DHR1[11:0]
bits) และ data สำหรับ DAC channel2 ถูกโหลดลงใน DAC_DHR12LD [31:20] bits (เก็บลงใน DHR2[11:0] bits)
– 12-bit right alignment: data สำหรับ DAC channel1 ถูกโหลดลงใน DAC_DHR12RD [11:0] bits (เก็บลงใน
DHR1[11:0] bits) และ data สำหรับ DAC channel2 ถูกโหลดลงใน DAC_DHR12RD [27:16] bits (เก็บลงใน
DHR2[11:0] bits)
ขึ้นอยู่กับ the loaded DAC_DHRyyyD register, the data ที่ถูกเขียนโดยผู้ใช้จะถูกเลื่อนและเก็บลงใน the DHR1 and DHR2 (Data Holding Registers, ที่เป็น internal nonmemory-mapped registers). The DHR1 and DHR2 registers ก็จะถูกโหลดลงใน the DOR1 and DOR2 registers, ตามลำดับ, โดยอัตโนมัติ, โดย software trigger หรือโดย an external event trigger อย่างใดอย่างหนึ่ง.
