11.3.6 Timing diagramดังแสดงในรูป Figure 23, the ADC ต้องการเวลา a stabilization time ของ tSTAB ก่อนที่มันจะสตาร์ทการแปลงอย่างเที่ยงตรง. หลังจากการสตาร์ทของ ADC conversion และหลังจากนั้นอีก 14 clock cycles, the EOC flag จะถูก set และ the 16-bit ADC Data register บรรจุด้วยผลของการแปลง.

ปล. บิต Bit 22 SWSTART: Start conversion of regular channels และบิต Bit 21 JSWSTART: Start conversion of injected channels ก็จะอยู่ในรีจีสเตอร์ ADC control register 2 (ADC_CR2) ใน reference manaul หน้า 240
ส่วน ADC regular data register (ADC_DR) และ ADC injected data register x (ADC_JDRx) (x= 1..4) อยู่หน้า 251